AMD Epyc Genoa con 12 chiplet nella foto
solo ieri È apparsa la prima immagine del nuovo socket SP5 (LGA6096) e ora possiamo finalmente vedere il processore EPYC di prossima generazione senza il dissipatore di calore integrato.
Il membro del forum Chiphell “zhangzhonghao” sembra essere la prima persona a rivelare la vera immagine del prossimo processore per server Zen4, nome in codice Genova. Questa è la prima immagine che mostra tutti i 12 chiplet installati su SP5.
CPU AMD EPYC “Genova”, Fonte: Chiphell
EPYC Genova presenta fino a 96 core e 192 serie nella sua composizione completa. AMD rilascerà diverse SKU con core parzialmente rotti, quindi solo perché questo processore ha 12 chip, non significa che avrà tutti i 96 core.
Ogni die CCD Zen4 ha un’area di 72 mm², che è 8 mm² più piccola di Zen3 (come la serie EPYC “Milano”). Anche il die I/O è più piccolo, a circa 397 mm² rispetto ai 416 mm² delle CPU Zen3 EPYC. Tuttavia, AMD non ha avuto problemi a installare 6 chip su ciascun lato del die di I/O, considerando che il pacchetto SP5 (LGA 6096) è il 37% più grande dell’SP3.
Processore AMD EPYC Genova a 16 core, Fonte: VideoCardz
La nuova piattaforma SP5 di AMD supporterà fino a 12 canali di memoria DDR5 oltre a un’interfaccia PCIe Gen5. AMD Genova sta già spedendo ai primi clienti, secondo AMD. La nuova serie EPYC 7004 sta per essere lanciata entro la fine di quest’anno.
| Specifiche dei presunti processori della serie AMD EPYC | ||||||
|---|---|---|---|---|---|---|
| Schede video | 7001 “Napoli” | 7002 “Roma” | 7003 “Milano” 7003 “Milano-X” |
7004 “Genova” | 7004 “Bergamo” | |
| 7005 “Taurina” | lanciare | 2017 | 2019 | 2021 | 2022 | 2022 |
| 2023/2024 | costruzione | 14 nm zinco | Zen 7 nm 2 | Zen 7 nm 3 | 5 nm Zen4 | 5 nm Zen4c |
| Zain 5 | Spina | SP3 (LGA4094) | SP3 (LGA4094) | SP3 (LGA4094) | SP5 (LGA-6096) | SP5 (LGA-6096) |
| SP5 (LGA-6096) | Moduli/fette | 4xCCD | 8xCCD + 1xIOD | 8xCCD + 1xIOD | 12xCCD + 1xIOD | 12xCCD + 1xIOD |
| TBC | ||||||
| Nuclei massimi | Orologio massimo | TBC | TBC | |||
| TBC | Cache L2 per centro | 0,5 MB | 0,5 MB | 0,5 MB | 1 megabyte | TBC |
| TBC | Cache L3 per CCX | 8 MB | 8 MB | 32 MB / 96 MB | 32 MB | |
| TBC | ||||||
| TBC | ||||||
| canali di memoria | Supporto della memoria | Corsie PCIe | ||||
| TBC | TBC | |||||
Massimo cTDP TBC fonte: zhangzhonghao @chevel
Via @9550pro
Federico Caruso è autore per Gossipitaliano.net e si occupa di seguire l’attualità con un approccio chiaro, accurato e orientato ai lettori. Scrive su temi che spaziano dalle notizie di cronaca e politica al business, dalla tecnologia allo sport, fino all’intrattenimento e al lifestyle. Il suo obiettivo è offrire informazioni affidabili, spiegazioni comprensibili e approfondimenti sui fatti e sulle storie che hanno un impatto concreto sulla vita quotidiana e sull’interesse del pubblico.